微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > PCI/PCIe进行 Delay Write Request操作时,中间的桥如何锁存数据

PCI/PCIe进行 Delay Write Request操作时,中间的桥如何锁存数据

时间:10-02 整理:3721RD 点击:
PCI/PCIe进行 Delay Write Request操作时,中间的桥会首先发出Retry操作,然后锁存地址、命令、数据。但是Retry的操作是不会拉低 TRDY#信号线的,那么桥是怎么锁存数据的呢?
[attach]573562[/attach]

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top