Quartus中DSP分配出现下面这些状况？是不是不够用了？

时间：10-02 整理：3721RD 点击：

Error (184036): Cannot place the following 181 DSP cells -- a legal placement which satisfies all the DSP requirements could not be found
Info (184037): Node "TOP_RECV_FRONTLINK:U_TOP_RECV_FRONTLINK|SYNCHRONIZER_PDPU:U_SYNCHRONIZER_PDPU|Add996~10"

而且，编译显示DSP没有用满，大约只用了一半多，这里是布局布线的时候出现了错误，有什么解决办法么，还是Quartus设置的问题?
而且，DSP不够用的时候，Quartus不是自动转换为逻辑单元进行运算么?

上一篇：查表应用中提高DIMM效率的办法
下一篇：常见问题新讨论：串行接收去毛刺的处理

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器