微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 2个时钟域的时钟频率差距很大怎么把

2个时钟域的时钟频率差距很大怎么把

时间:10-02 整理:3721RD 点击:
大家好,请问在2个时钟域中,2边的时钟频率差距很大怎么把,比如写入一边是1M~2M的clk,而读取一边是125M的clk,这中情况还是使用FIFO进行转换么,有什么要注意的地方么。

异步FIFO百搭啊



   哦,非常感谢你。看来就是要用异步FIFO来处理啊,我还想问问,2个时钟域的频率差距这么大,差了100倍,会不会有什么特别的要求?

差更多的都能处理,想想按键怎么处理,fifo怎么实现



   嗯,谢谢了。控制逻辑我自己慢慢想把。谢谢你了!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top