微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教关于DRAM刷新操作的细节

请教关于DRAM刷新操作的细节

时间:10-02 整理:3721RD 点击:
如果有一种类似于DRAM的存储器,其不需要刷新就能保证数据部丢失。那么如何使得现有(CPU内的)内存控制器能够直接对其进行操作。假设接口和协议都与现有的DDR一致。
依赖当前的控制器,可否实现取消这个刷新动作,或者实现“伪刷新”操作?

可以取消刷新操作,替代方法是把所有地址周期性地先读再写一遍。

把刷新周期设置为无穷大是否可行?看看你的内存控制器里面是否有这样的参数;

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top