微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 我想知道多路器的延迟和与门的延迟哪个比较大

我想知道多路器的延迟和与门的延迟哪个比较大

时间:10-02 整理:3721RD 点击:
比如我用xilinx的开发板在仿真前能在ISE上查它的延迟吗?

MUX2由三个NAND2和一个INV构成,最长路径为两级NAND2。看你和什么Gate比,如果是NAND的话就是MUX的1/2延时,如果是AND的话就跟MUX差不多。
不过以上是ASIC的,FPGA里只有LUT,没有什么MUX/Gate...

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top