微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于时序分析中pcb data delay测算问题~~~~~~~~~~

关于时序分析中pcb data delay测算问题~~~~~~~~~~

时间:10-02 整理:3721RD 点击:
板子是买来的DE2 115 时序分析中有一项是pcb max/min data delay,这个数据是根据SDRAM与FPGA之间的连线长度得到的
我的问题是,自己做的板可以用Altium Designer测算出来,但是买来的板怎么得到这些线的长度啊?

不附带板图?一般都有光盘,里面有的,没有的话就找他要。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top