微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > ise管脚约束问题

ise管脚约束问题

时间:10-02 整理:3721RD 点击:
背景:
使用synplify进行的综合,在ise完成布局布线后,查看Design summary的Pinout Report,发现与自己写的管脚约束不一致,管脚约束没起到作用。
不知道各位大牛有没有遇到过类似的问题?求解。

没有人遇到过这个问题吗?麻烦有经验的人支持啊!

没有遇到过!看看你的UCF是不是添加到了 TOP层! 然后 修改UCF 比如把语法写错,看看Translate 会不会报错! 你说的是所有管脚位置都不对,还是极个别管脚位置不对呢?

内容学习中

内容错


感谢回复,是所有的信号都错。已解决。
原因:使用引号括起来信号名,引号中加入了空格,ise会将空格也识别为信号名的一部分。

是不是约束文件写错了,根本就没有生效

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top