微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教一个将信号delay几百个cycle的方法

请教一个将信号delay几百个cycle的方法

时间:10-02 整理:3721RD 点击:
请教一个将信号delay几百个时钟cycle的方法

信号长度是几个时钟?信号与信号间的间隔最小有可能达到几个时钟?

用counter就行了。具体实现的时候多看看波形,边看边改

用memory吧,就像用FIFO一样。

用counter

好吧,还是用counter吧,记录上升下降沿的,memory还不清楚

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top