运算模块DC约束问题

时间：10-02 整理：3721RD 点击：

最近刚学习DC，有个模块想做约束。一个运算模块arith，在时钟第一周期采样一次，又在第三周期采样一次之后将两次的值做计算（里面有加减乘除）。
1.请问下这样的模块如果实现，是将第一次暂存的值放在模块外面好（也就是再加个存储模块）还是就整合成一个模块好呢?这两种好像setuptime应该不一样吧?有些什么区别?(如果综合+ultra的话好像也是整在一起了。)
2.如果是一个模块，大概该怎么约束?例如是否要加multicycle等。
3.我怎样才能知道这个模块最快能跑多快?也就是说我的时钟可以达到多快?

上一篇：xilinx virtex_5 DCM 综合时出错，总有信号无法布线
下一篇：用Xilinx ISE10.实现Leon3的问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器

栏目分类