xilinx virtex_5 DCM 综合时出错，总有信号无法布线

时间：10-02 整理：3721RD 点击：

初学拜请大神们指导一下啊。多谢啦！[img]file:///C:/Documents%20and%20Settings/xiajianlong/Application%20Data/Tencent/Users/873694475/QQ/WinTemp/RichOle/A@P28E)4_~HM7R[RB94XB)6.jpg[/img]

这?本来还想进来给你看看问题，你这提问的方式。

图片没传好，没有问题，叫人怎么回答

上一篇：时钟数据恢复
下一篇：运算模块DC约束问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器