微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Quartus ii 时序约束了,真的变稳了吗?

Quartus ii 时序约束了,真的变稳了吗?

时间:10-02 整理:3721RD 点击:
翻开国外一些经点范例,怎么都没有?
别说国外没有,国内友晶的范例也都没有这个 *.SDC设定?
http://www.eda-china.com/index.php?a=show&m=Product&id=22
原来只有烂的软体才要搞"时序约束"

工具不会知道你脑子里面想什么;

这个(⊙o⊙)…,时序约束在很多应用中是必须的!

额 不说了~

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top