微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > dc综合出SYNOPSYS_UNCONNECTED,怎么消除

dc综合出SYNOPSYS_UNCONNECTED,怎么消除

时间:10-02 整理:3721RD 点击:
最近项目网表在综合的时候,综合后的网表中出现了SYNOPSYS_UNCONNECTED。感觉是将置0的wire都做了SYNOPSYS_UNCONNECTED处理,但是在我们实际电路中,这种置0是需要的。还有一个问题就是,set_dont_touch命令是不是只能对current desgin起作用,对被调用的子模块是不是不起作用?
求帮助!感激不尽!

我也在学习,有机会一起讨论

第一个问题同样的不是很清楚
第二个问题来说的话不只是针对current design,可以对子模块进行设置,用来指定综合中不在考虑综合的子模块

我最近问我几位师兄,他们说是他们公司都放行,接着做floorplan.很好奇,综合工具在后端是怎么处理这些SYNOPSYS_UNCONNECTED


第一个问题:remove_unconnect_ports 自己man帮助看下用法及参数
第二个问题:set_dont_touch {u_abc/u_edf} 这样可指定子模块


非常感谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top