微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 新手求助,如何利用DC求电路最大时延的100条路径

新手求助,如何利用DC求电路最大时延的100条路径

时间:10-02 整理:3721RD 点击:
各位大神,初步接触DC,不明觉厉,想问优化电路后怎么求最大时延的N条路径

小编DC在哪里找的呀,我一直想找的


老师发给我的,版本比较低,因为我是在windows环境下运行的,想要的话可以留邮箱

Timing Analysis Driver

怎么求?什么意思?是怎么报出来么?
report_timing -max N?不是很明白LZ提问



   恩 就是真么得到,我用这个命令,它的输入为什么是不变的,一直是int4 但我有很多输入端口



   谢谢 我去试试



   这个 在哪里  刚学DC见谅


report_timing -max_path 100 -from [get_ports you_input_port]
    这样就报出你需要看的路径
man report_timing 看更多的参数



   谢谢   我现在只会report出一个输入端口的,多个输入端口同时比较出最大时延怎么办,比方说int4和int8同时,具体命令是怎么样的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top