6455与v5间SRIO链接问题

时间：10-02 整理：3721RD 点击：

最近在调试6455与V5间的srio,现在可以使用chipscrop调试SRIO生成的例子，但是又遇到的以下几个问题，请各位大侠帮帮忙！
1）SRIO ip核的初始化的过程，主要不理解上电最初是哪个部分先初始化
2）v5的SRIO实例运行，6455的SRIO初始化停在了
while ((rdata & 0x00000002) ！= 0x00000002)
{
rdata = SRIO_P0_ERR_STAT ;
}
这里，这是怎么一回事啊，该怎么解决?

你好，我也在使用赛灵思ip生成的SRIO V5.6，刚开始接触SRIO，看参考手册srio_ug503里面Quick Start Example Design那一张说ip生成之后是一个回环的东西，还说可以用用tcl文件生成例子工程,不明白啥意思啊，怎么生成?

上一篇：Vivado HLS软件报cannot find the top function
下一篇：为什么xilinx DDR3 MIG有输入时钟和参考时钟，为什么不用系统时钟生成参考时钟呢？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：