微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 各位在PCB板上最多可以放多少个晶振,互相之间会不会有影响

各位在PCB板上最多可以放多少个晶振,互相之间会不会有影响

时间:10-02 整理:3721RD 点击:
各位大虾,大家在PCB板上最多放过多少个晶振?互相之间有么有串扰?小弟现在有个项目,板上总共需要8路时钟,有50M、62.5M、100M、125M,这几种时钟。各位大虾看看怎么弄?是每个都用一个晶振么?

晶振的电源、地都要用磁珠和板上的电源、地隔开,这样串扰可达最小。磁珠的性能很关键,Q值要够低。

可以分成两组吧:50MHZ和100Mhz,62.5Mhz和125Mhz;用两个晶振,然后分别用一个分频器或者倍频器就可以了,成本更低

另外,在布板时注意做好布局和走线!

可以用时钟芯片,输出频率有倍数关系的用同一个晶振当参考,时钟芯片一般都有几路的输出的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top