微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 用FPGA做一个核的功能验证,他的难点在哪里

用FPGA做一个核的功能验证,他的难点在哪里

时间:10-02 整理:3721RD 点击:
准备用FPGA对51核进行功能验证,主要是对他的汇编指令进行验证,想请问各位大牛,他的难点在哪里,关键是要做哪些工作呢?谢谢大家啦!

嗯,太难了。功能覆盖。

现在不是各种软核,硬核吗

首先分析这个核的功能任务书,然后看看提供核的厂商是否给你对应的VIP(验证IP核),如果没有那么就需要自己首先测试激励,在编写测试激励的时候建议使用高级验证语言配合方法学使用,注意收集各种覆盖率信息,特别是功能覆盖率。



   好的,谢谢,那如果用FPGA,是不是差不多就用verilog语言了,就是需要把握核的功能和选择验证方法两个关键点

要做到自动化对比结果,可以在PC上跑一个模型,然后在FPGA上跑你的Ip然后,将两者生成的数据对比,并报告对比结果。并且要分析有那些基本功能要覆盖,哪些组合要测试。

你仿真有难点没?



   按部就班没任何难度



   感觉按部就班下来,没搞懂内部架构的话,学不到东西。



   有难度,自身的原因,testbench不太会写,也不太懂如何去看波形~

没做过,应该不难把。

feature list和测试点分解。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top