微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DC综合的时钟问题

DC综合的时钟问题

时间:10-02 整理:3721RD 点击:
大家好,我想问问大家。综合用到的RTL级代码。最后在计算建立时间的时候,他的时钟周期是怎么来的。是根据工艺库里面已经写好的,还是根据综合的最大延迟路径的时间反推出系统的周期。

时钟周期在约束文件里面定义的 ;
create_clock

是你定的。



   哦,谢谢。我知道了。



   哦,谢谢。我知道了。



   谢谢,我现在知道了

STA确定的。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top