debussy联合NC-Verilog跑仿真的时候闪退

时间：10-02 整理：3721RD 点击：

进入debussy导入我的设计，选好NC作为simulator，进入Interactive Mode，设置好breakpoint，然后点击Run Simulation就所有窗口都消失了，只剩下Terminal里面显示的这个信息：
*ERROR* can't open master pty

请问问题出在哪里呢?

上一篇：路径延迟问题
下一篇：ddr ip

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器