xilinx fifo

时间：10-02 整理：3721RD 点击：

[img]file:///C:/Documents%20and%20Settings/fanman/Application%20Data/Tencent/Users/1224451072/QQ/WinTemp/RichOle/UOQEJIWG[EXZ@%60XFET]AGFS.jpg[/img]
FIFO_GENERATOR_V6_2 搞不清楚为什么wr_data_count是在两次写入（两个clk）才+1...?

你这样的帖子没人能回复的好好地看看代码是不是哪里错了

上一篇：新手求助，关于一个简单移位器代码
下一篇：路径延迟问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器

栏目分类