微波EDA网，见证研发工程师的成长！
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 这个测试文件怎么写？

这个测试文件怎么写？

时间：10-02 整理：3721RD 点击：

  1. module spi_master(
  2.                         addr,
  3.                         in_data,
  4.                         out_data,
  5.                         wr,
  6.                         rd,
  7.                         cs,
  8.                         clk,
  9.                         miso,
  10.                         mosi,
  11.                         sclk
  12.     );
  13. input[1:0]addr;
  14. input [7:0]in_data;
  15. output [7:0]out_data;
  16. reg [7:0]out_data;
  17. input clk;
  18. input wr;
  19. input rd;
  20. input cs;
  21. inout miso;
  22. inout mosi;
  23. inout sclk;

  25. reg sclk_buffer = 0;
  26. reg mosi_buffer = 0;
  27. reg busy = 0;

  29. reg [7:0]in_buffer = 0;
  30. reg [7:0]out_buffer = 0;
  31. reg [7:0]clkcount = 0;
  32. reg [7:0]clkdiv = 0;
  33. reg [4:0]count = 0;

  35. always@(cs or rd or addr or out_buffer or busy or clkdiv) begin
  36.         out_data = 8'bx;
  37.         if(cs&&rd) begin
  38.                 case(addr)
  39.                         2'b00 : out_data = out_buffer;
  40.                         2'b01 : out_data = {7'b0,busy};
  41.                         2'b10 : out_data = clkdiv;
  42.                         default: out_data = out_data;
  43.                 endcase
  44.         end
  45. end

  47. always@(posedge clk) begin
  48.         if(！busy) begin
  49.                 if(cs&&wr) begin
  50.                         case(addr)
  51.                                 2'b00 : begin
  52.                                         in_buffer <= in_data;
  53.                                         busy <= 1'b1;
  54.                                         end
  55.                                 2'b10 : in_buffer <= clkdiv;
  56.                                 default : in_buffer <= in_buffer;
  57.                         endcase
  58.                 end// end if(cs&&wr);
  59.         end
  60.         else begin
  61.                 clkcount <= clkcount+1;
  62.                 if(clkcount >= clkdiv) begin
  63.                         clkcount <=0;
  64.                        
  65.                         if(count%2 == 0) begin
  66.                                 mosi_buffer <= in_buffer[7];
  67.                                 in_buffer <= in_buffer<<1;
  68.                         end
  69.                        
  70.                         if(count>0 && count<17) begin
  71.                                 sclk_buffer <= ~sclk_buffer;
  72.                         end
  73.                        
  74.                         count <= count+1;
  75.                        
  76.                         if(count > 17) begin
  77.                                 busy <= 0;
  78.                                 count <= 0;
  79.                         end
  80.                 end
  81.         end
  82. end

  84.         always@(posedge sclk_buffer) begin
  85.                 out_buffer = out_buffer<<1;
  86.                 out_buffer[0] = miso;
  87.         end
  88.        
  89.         assign sclk=sclk_buffer;
  90.         assign mosi=mosi_buffer;
  91.        
  92. endmodule

复制代码


这个读功能的测试文件怎么写?写了两个都不对。
上一篇：时钟信号线有三根。？
下一篇：请教一个时钟采样问题，谢谢

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路 相关文章：

栏目分类
热门文章

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top