VCS怎么修改路径？

时间：10-02 整理：3721RD 点击：

刚开始学vcs，每次仿真 vcs 总要加源文件的路径，跑完之后自己生产的文件又在根目录下，比较乱，我看手册上都是直接vcs +源文件名怎么样修改默认的路径，可以直接映射到我自己的工作文件路径，然后直接打vcs +我的源文件名，然后生产的一些文件也在我自己的工作文件夹下。或者，怎么样才能让编译和仿真产生的一些文件存到我指定的文件夹内，而不是直接在根目录下呢?

上一篇：Cyclone4时钟树的疑问？
下一篇：DC综合的两个问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器