微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > ise中如何查看未被约束到的路径

ise中如何查看未被约束到的路径

时间:10-02 整理:3721RD 点击:
ISE中,怎么样看哪些路径是没有被约束到的啊?
时序分析报告中好像没有看到关于这一部分的啊...

亲们,在线等哦

各位大神,出个声啊...

大部分都没有被约束吧

par有一个选项,添加后就会有报告



    哪个选项啊?亲


如果你用的是gui,那么在Place & Route下面,会有一个Generate Post-Place & Route Static Timing 。找到这个位置,右键选择Process Properties,打开的对话框中有一个-u的选项,这个选项会生成为约束到的路径

路过 受教!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top