微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > dc综合时遇到一个三态的warning,不知道怎么解决

dc综合时遇到一个三态的warning,不知道怎么解决

时间:10-02 整理:3721RD 点击:
写了一个8位 risc cpu的程序,今天用dc综合时,出现了一些warning,不知道该怎样消除?
dc_shell> check_design
Warning: Net 'data[0]' has a single tri-state driver.  (LINT-63)
Warning: Net 'data[1]' has a single tri-state driver.  (LINT-63)
Warning: Net 'data[2]' has a single tri-state driver.  (LINT-63)
Warning: Net 'data[3]' has a single tri-state driver.  (LINT-63)
Warning: Net 'data[4]' has a single tri-state driver.  (LINT-63)
Warning: Net 'data[5]' has a single tri-state driver.  (LINT-63)
Warning: Net 'data[6]' has a single tri-state driver.  (LINT-63)
Warning: Net 'data[7]' has a single tri-state driver.  (LINT-63)
Warning: In design 'alu', cell 'B_5' does not drive any nets. (LINT-1)
Warning: In design 'counter', cell 'C63' does not drive any nets. (LINT-1)

代码问题

代码中定义inout型端口时会出现这样的情况,后面两个warning是代码的可综合性问题吧,

最好把代码贴出来好分析一点。这个端口是否用作三态了?

个人觉得总线应该是被使用为三态了,才会出现这种情况。

ram的输出吧?不用理会。



    赞一个

明显的CODE问题,代码发上来看看就知道了

代码不要存在三态门,用三条线替代他,到后面设计PORT再搞。
比如data_in  data_out  和控制数据进出的data_en

综合是设置禁用三态们试一下呢?

set verilogout_no_tri true

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top