Altera的DDR3 core为什么不工作

最近刚刚学习使用DDR3 core，生成一个IP core之后用其自带的example跑仿真，但是发现有时候生成的core可以正常初始化跑exampe，有时候core就不工作。
我现在不知道是什么地方出的问题，用的modelsim 6.5，是仿真工具的问题还是在生成core的时候参数调整的有问题?可是我选择原有的器件参数，没做任何修改，仍然是core不工作。
有没有对ddr3 ip core比较了解的大侠出来指点一下啊 ?

原因已发现，因为altera ddr3 的ip core里带有ddr3的仿真模型mem_bfm，在modelsim编译的时候需要编译几个初始化文件（生成ip core的时候文件夹内会自带），其作用是初始化仿真模型的，否则这个mem_bfm一直处于复位状态没有响应，造成ddr3 core的初始化完成信号init_done一直处于无效状态。

谢谢！ 好的好的， 不错不错

问题解决了还来分享就是好同志。

绝对是好同志，谢谢小编分享！