Altera FPGA中DDR3 硬核指的是什么？MPFE的功能是？

时间：10-02 整理：3721RD 点击：

RT.因为刚开始学一些FPGA相关的东西。所以好多都搞不太清楚。
比如硬核和软核这块还不是非常理解。还有MPFE这个模块的功能?
记得Quartus II 12.1里面DDR3的IP核是UniPhy，这个接口又起到了什么作用?
还有Avalon-MM总线，好多都不是很理解啊。
求大家帮忙了！谢谢大家呀

建议你仔细读读你选用芯片的datasheet或者userguides

自己先看看手册吧！论坛这方面资料很多的

上一篇：并行转串行输出的问题
下一篇：Altera的DDR3 core为什么不工作

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器