微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > zynq7000 ddr controller 的控制信号问题

zynq7000 ddr controller 的控制信号问题

时间:10-02 整理:3721RD 点击:
zq7000的ddr controller是通过axi-hp与pl主机(master)进行通信的,想请问高手在编写master的时候那些master的I/O怎么与axi-hp连接的呢?就是master的I/o的时序应该是咋样的才能正确与controller通信呢?小白急求赐教

求解答

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top