LAB不够的问题求指导
时间：10-02
整理：3721RD
点击：
鄙人使用alterafpga设计的时候，出现了LUT够用，但LAB不够用。不知道是不是布线的原因，怎么才能解决呢?要修改设计吗?还请高手不吝赐教~
1、如果有分布式ram，改成blkram。
2、修改一些组合逻辑变成时序逻辑，你的reg也没用多少啊。
谢谢 你说的我也想过 就是用不上 我的设计组合逻辑只有一个乘法器和几个加法器。大部分资源用在了状态机上。
而且我有将近4000个管脚 设成virtual pin以后占了我10%的资源 不知道你知不知道怎么解决这个问题?