怎样不自动生成altsyncram

时间：10-02 整理：3721RD 点击：

同一个工程，今天在使用quartus9.1编译的时候出错了，错误原因是块memory不够了，用9.0编译的时候可没有出错，经过比较，发现reg [31:0]length[15:0]之类的定义有好几个，在9.1中会自动生成altsyncram，有朋友知道在9.1中怎样设置，不自动生成吗?手机无力，见谅

上一篇：关于FPGA中soc的观点
下一篇：急！2bit并行CRC校验遇到的问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器