微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > avalon ST timing问题

avalon ST timing问题

时间:10-02 整理:3721RD 点击:



使用Altera 的deinterlace去隔行 ip "Bob with Scanline Interpolation"时,发现仿真的波形不大对,
就是这个din_ready信号是从ip输出的,怎么会突然拉低呢。那这个packet不是发不过去了!请高手指点迷津,谢了!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top