微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Altera ip "Bob with Scanline Interpolation"

Altera ip "Bob with Scanline Interpolation"

时间:10-02 整理:3721RD 点击:

hi,使用Altera 的deinterlace去隔行 ip "Bob with Scanline Interpolation"时,发现仿真的波形不大对,主要是不知道packet的长度怎么划分?还有就是这个din_ready信号是从ip输出的,怎么会突然拉低呢,这样岂不是会丢数据?难道dout_ready不能一直为高么。


Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top