微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于伪随机时钟的问题,求助

关于伪随机时钟的问题,求助

时间:10-02 整理:3721RD 点击:

各位有接触过伪随机序列的吗,最近项目中碰到了伪随机时钟方面的东西,比较棘手。自己研究了一下,暂时对序列原理弄明白了,但还有不少地方存疑,各种瓶颈。

有做过的能否分享一下,包括更详细的序列发生机制,扩频特性,为何能起到抗中频效果等等,谢谢!

是伪随机序列还是伪随机时钟



   伪随机时钟

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top