200MSPS的ADC采样

时间：10-02 整理：3721RD 点击：

如果是200MSPS的ADC采样，那时钟可以由FPGA给出吗?那如果用时钟芯片的话相比FPGA本身的PLL倍频输出时钟的效果又有什么区别。
看了一些论文，绝大多数都是用外部时钟芯片的，FPGA初学，概念很多未吃透，求各位大神指教，谢谢！

一般ADC会输出时钟，用ADC输出的时钟就可以了。
时钟芯片是什么芯片?FPGA没有基准时钟也无法PLL倍频的。
加时钟芯片有可能是从板级时钟信号的质量考虑的，比如缩短时钟线长度，避免时钟分叉什么的。