哪位大神以前做过avs的帧内预测？

时间：10-02 整理：3721RD 点击：

我的毕业设计是avs的帧内预测的硬件实现，现在我把计算模块写完了，还剩两个模块，一个是SAD一个是顶层模块，现在能做到的是读取一段数据输入进来，预测完成后输出，当然预测模式是外部输入的，但是早上找老师后，老师说必须要把SAD写出来，前段时间一直在想SAD该怎么实现的问题，其实我的思路很清晰，但是就是不会写，verilog也是毕业设计才开始学的，写不出来应该是用verilog用的少，现在还有20天左右就答辩了，也没有学长什么的教教我，不知道论坛里有以前做过帧内预测的大神没有，给个ＳＡＤ的参考，ａｖｓ或者ｈ．２６４的都可以

上一篇：求教DC综合时设置input_delay与output_delay问题！
下一篇：DC能综合ISE的库么？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类