Goden RTL怎么解释

时间：10-02 整理：3721RD 点击：

在FPGA设计中，经过功能仿真的RTL代码被称作Golden RTL，这两种RTL有什么不同?求详解

Golden RTL Usually design process involves lot of changes and ECOs (Engineering Change Order) where the code will be modified. Once all these modifications are done and the netlist is finalised to be processed for next stage, it\'s called \"Golden RTL\" which usually won\'t have much architectural changes.

上一篇：FPGA布局布线后仿真问题
下一篇：这样也算是锁存器吗？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器