请教verilog描述中bufif1的综合问题
时间：10-02
整理：3721RD
点击：
verilog中允许从门级进行描述，如使用bufif1（a,b,c）但是类似语句DC综合出来后（FPGA正常）只有端口声明，没有实例和链接关系，想请教下这是怎么回事呢
fpga的库支持这个模块例化,就可以了,dc你的link library不支持,所以当黑盒子操作了,建议对于有宏块已经ip的设计,最好asic和fpga是以define开关进行区分,两套例化
谢谢！那这样是否就可以认为这种元语句无法目标asic综合，或者说起码在我的库下无法综合这种语句
可以这样理解