SDRAM控制器

可以的，现在新版本是QSYS了

可以 ，如果设计并不关注SDRAM控制器这部分的逻辑的，是一种很快的系统集成的方式

   谢谢您的回答，我用SOPC生成了一个就试着用了一下，但好像读写不是连续的偶尔会会有一段无效状态，也看不出啥规律，请教一下生成的SDRAM怎么用啊?

   谢谢您的回复，生成的SDRAM控制器以后SDRAM的读写就跟一般的RAM一样了么?连续的给地址就会连续的读出数据么?

你好好看看sdram的数据手册，不懂数据手册没法写程序。

   你好，我是看了sdram的时序感觉挺麻烦就想直接生成一个直接用，但生成的控制器不知道怎么用，哎。

建议看一下SDRAM手册，包括里面参数配置的内容。

  谢谢你的建议，我看了一下参数配置，但发现手册上说要配置sdram突发长度这个参数，可我用SOPC生成时没有突发长度配置，所以就不知道怎么用了。

看看ALTERA SDRAM IP的手册即可了

既然做芯片接口别嫌麻烦，其实sdram的控制程序很简单，主要是合理分配刷新次数，在64ms需要8192个刷新命令。如果是连续地址读写比较好弄，如果是突发地址，那burst——length只能设置为1.这个在sdram初始化过程中就定义了。就算考虑时序，1200行程序代码足够了。

既然做芯片接口别嫌麻烦，其实sdram的控制程序很简单，主要是合理分配刷新次数，在64ms需要8192个刷新命令。如果是连续地址读写比较好弄，如果是突发地址，那burst——length只能设置为1.这个在sdram初始化过程中就定义了。就算考虑时序，1200行程序代码足够了。

  不关注控制器逻辑什么意思?

   ?

   你好，我qq号1298256675  能在qq上请教你么?

可以的，之前用到过

有用。。

SDRAM的控制器还是比较简单的。网上类似的代码应该比较多，实在不行自己写一个也容易

貌似不可以
好人多呀，好人多，很好。

在使用时要注意下，pll输出给外部SDRAM时钟的相移问题。

要做好还是挺难的

慢慢来，呵呵，任何东西都有过程。