微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > quartus 的Signal_Tap 的问题

quartus 的Signal_Tap 的问题

时间:10-02 整理:3721RD 点击:
请教下各位,设计中的FPGA的MEMORY已经使用了80%,剩余的20% 留给Signal Tap,
       插线的资源其实并未超过那20% 。但是依旧报错 ,请问下是什么原因呢?

手动选择mem类型,不要auto

因为quartus统计ram资源时,只是统计有效使用的部分。比如某个RAM使用了1个M9K,可能只使用了其中的一部分,但另外的部分就不能使用了。可以看一下布线后的M9K/M144K使用量,看利用率有多少。

关键是 QUARTUS 统计到设计使用到的MEMORY总量 才75% 而已,即使不用signal tap 也会在其fitting 时出错,这就奇怪了,剩余的25% 的MEMORY去哪里了?

看FIT报告中,总共使用多少块BRAM,再看看SIGNALTAP中需要几块BRAM,当这两个需求超过FPGA的BRAM资源,就会报错的。
75%指的是,总共使用的bit在所有RAM容量的比例,不是按照块数量来统计的

查看了下FIT的报告,显示表明工具把代码中的若干寄存器 也弄成BLOCK RAM统计在其中,导致超过FPGA RAM资源,多次修改FIT的设置无果,请各位牛人指点。

有的好像可以设置是选择LE还是RAM……RAM使用不当,会造成很多浪费,个人感觉应该针对mem类型来适当修改下数据宽度什么的……

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top