fpga的管脚电平问题

请教一下各位，fpga的引脚电平(I/O standard)应该设置为多少呢，当然和芯片连接的时候可以参考芯片的说明，其他时候，比如LED，外接晶振，按键啊，这些时候电平设为多少合适，是不是越低越好，这样功耗少一些?

按照通常用的参考设计就好，比如LVCMOS / LVDS 2.5V，用得最多，
如果没有很多经验，最紧要保证的是功能正确、稳定性等；等足够丰富后，再考虑低功耗之类的高级手段。欲速则不达。