微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > ISE综合的Timing Report的问题

ISE综合的Timing Report的问题

时间:10-02 整理:3721RD 点击:
Minimum period: No path found
   Minimum input arrival time before clock: 3.536ns
   Maximum output required time after clock: 3.293ns
   Maximum combinational path delay: No path found
如上面所给出的Timing Report,各个时间都是什么意思,为什么会有 No path found出现,明明仿真结果都没有问题的

可能是你代码没有组合逻辑,内部延时信息都被算成输入和输出延时了。
你把所有输入和输出先寄存一遍再试试。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top