微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > ddr2使用altera的IP,本地逻辑实现

ddr2使用altera的IP,本地逻辑实现

时间:10-02 整理:3721RD 点击:
小弟,刚刚接触内存控制这一块,但时间比较紧,带PHY的 ddr2 IP已经生成,调用IP的本地逻辑应该怎么写啊?本地逻辑要完成哪些操作啊?这些东西,本该慢慢的去看,可是时间确实交紧,请有经验的大侠们,提提意见!万分感激!

先了解ddr的时序

  谢谢!  好的,同时,我也看了一下IP连带生成的example,example_driver里面好像只有读写的操作,什么初始化,刷新,激活等这些是不是都不需要人为的操作?

    谢谢,我同时也看了下,连带IP一起生成的一个例子,好像只有读写的操作,其他的初始化,刷新,激活等操作都不需要人为控制吗?



    同求,希望你能分享下,谢谢!

好好学习一下

正在搞这东西

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top