微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > cycloneii的pll在modelsim仿真中总是没有输出信号是怎么回事啊?

cycloneii的pll在modelsim仿真中总是没有输出信号是怎么回事啊?

时间:10-02 整理:3721RD 点击:
如题,会是什么问题呢?

有各种可能,有没有什么告警提示?



   没有什么提示啊。就是没有波形  在工程中有两个VHDL文件,一个是Testbench,产生10M输入时钟,一个是定制的IP核的VHD文件,编译通过,但是仿真没有输出波形。、。

检查复位信号,更换个电平信号试试

同意楼上的意见,有些IP的复位信号需要满足一定的条件,才能让IP正常工作,不是随便给一个时钟就可以的,最好多看看数据手册。



   就没有复位信号啊  直接给输入就输出的



   在quartus自带的仿真波形中是有输出的,但是在modelsim下面就没有波形输出了。

直接调用modelsim的还是q2调出来的?一个是自己的工具,一个是第三方工具,支持上也不一样的,是不是你没有在modelsim中加入ALTERA的仿真库呢?如果是IP的话。


产生PLL IP的时候,将复位信号给选上

一个有可能是仿真库的原因,另外一个原因,按照我自己的经验,不知道对不对,可能是你输入的时钟不满足条件,比如说你在参数化的时候设置的输入时钟频率为20MHz,结果仿真的时候产生的时钟为100KHz,就有可能无法产生输出时钟。


PLL的clk频率输入是有一定限制的,并不是任何值都被认可。在用MegaWizard产生PLL实例时,可以试一试哪些值是认可的。在Testbench中产生时钟信号时,注意这一点就行了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top