微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 怎样实现当每来一个上升沿数据延时一位输出?

怎样实现当每来一个上升沿数据延时一位输出?

时间:10-02 整理:3721RD 点击:
怎样利用CPLD实现当每来一个上升沿时数据延时一位输出?

感觉问题很笼统


那我看下能不能说得详细点,针对一个串行输入的数据流,我想在某些时刻点插入一个数据,这个时刻点是已知的,可以用一个时钟的上升沿表示。然后把插入数据后的数据流串行输出。   输入数据与输出数据共用一个时钟,相当于每插入一个数据,流据流就延时一位输出了。我弄不明白该用什么办法去实现。

是不是原有的数据流已经有存储了,如果有存储的话,就空一个clk再读就可以了!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top