微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > summary removal

summary removal

时间:10-02 整理:3721RD 点击:
时序部分的summary removal 有红字出现,改怎么处理,
明明我的时序setup 和hold的时序余量都没有负数,为什么summary removal会有红字。
怎么理解?相关的AN文件资料有吗?希望大家帮忙看下

映射图,供分析

取消自动全局控制信号。

在SDC中设为false path。不用管了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top