quartus中rom的问题

时间：10-02 整理：3721RD 点击：

我在stratix II板上用了一个rom（用在自己写的mips核上），并使用了mif文件做了初始化，在调用modelsim仿真时是正确的，但是上板后，运行不对，程序应该是停止在一条指令处了。我把rom的数据口的data暂存了，32位的数据，通过segment led显示了出来，但是这个数据不是任何一条指令，所以我怀疑是不是出现了rom中数据错误的问题。
想请教各位有没有类似的经历，该怎样解决，谢谢。

先确认你访问ROM是否正确

上一篇：.18的工艺下，数字电路最多能跑到多少M啊？
下一篇：XUPV5 LX110T 配置问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器