微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > .18的工艺下，数字电路最多能跑到多少M啊？

.18的工艺下，数字电路最多能跑到多少M啊？

时间：10-02 整理：3721RD 点击：

RT~
.18的工艺下，数字电路最多能跑到多少M啊?
导师要跑到480M...然后不知可否

自己查下库里一些与非门cell的延时看看，2ns逻辑就要求高了点

他那不是用的ASIC DESIGN FLOW~

困难，除非你的逻辑非常简单

找这个.18的厂家的器件库看看nand门的cell define...2ns我看很玄.....

上一篇：RTL上板验证部分不通过
下一篇：quartus中rom的问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top