关于DDR设计的一个问题，急！

时间：10-02 整理：3721RD 点击：

在设计DDR控制器的时候遇到以下问题：
   在进行DDR读的时候，使用延时了1/4个周期的DQS信号（上升沿和下降沿）DLY_DQS，对DQ数据采样;
   在进行DDR写的时候，使用PLL产生的全局时钟信号CK，产生DQ数据;
   这样一个DQ引脚的ILOGIC和OLOGIC就分别用了两个时钟信号(DLY_DQS,~DLY_DQS，CK,~CK)；
   但问题出现了，布线不成功，通过FPGA EDITOR 发现，每个中ILOGIC的CLK0和OLOGIC的CLK0共用一个开关矩阵资源，这样的话~CK好~DLY_DQS就只有一个信号可以进到IOB中，所以布线不成功，我该怎么办呢，急急急！

补充：用的是XILINX SPARTAN6

使用DLY_DQS采集DQ数据输入不需要放在IOB里

但是由于频率较高200M，周期较短，如果不用IOB的话，很可能采集不到正确的数据啊，

DDR2IO都是要约束的，约束对了就没问题了
布线后看看数据IO是否时间是否符合约束
不知道XILINX有没有类似逻辑锁的方法，使用逻辑锁将采集的寄存器设置到指定的区域也可以

DDR 通道

上一篇：xilinx FPGA怎么在p&r之后连上管脚？
下一篇：问一个关于用FPGA设计CPU的问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类