微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 如何用位移实现除法

如何用位移实现除法

时间:10-02 整理:3721RD 点击:
如何在verilog中用位移运算实现除以2的n次方呢? 如果是有符号数的操作,符号位该如何处理呢?求大神给出代码例子

晕,这么简单的问题也上来问了……
除以2就是右移一位啊,如果考虑有符号数,只要把符号位也向高位扩展就行了。
举个例子:-4/2=-2
-4 : 1100
-2 : 1110
所以,假如输入是 A[3:0], 那么输出B[3:0] = {A[3],A[3:1]};

楼上正解

还以为lz是问任意数的除法……

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top