HDL designer2012中如何加入xilinx的unisim的库

时间：10-02 整理：3721RD 点击：

这几天用HDL designer检查代码规则，在程序里只要有USE use unisim.vcomponent.all;
都会报错，然后就无法进行代码规则检查了

求助遇到这样的问题该如何解决

PS：看了help下的xilinxflow.pdf，按照上面写的设置，会报无法找到unisim源文件的错误

上一篇：DDR2 IP逻辑资源可减少么？
下一篇：异步信号的检测问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器