微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DDR2 IP逻辑资源可减少么?

DDR2 IP逻辑资源可减少么?

时间:10-02 整理:3721RD 点击:
我现在用Altera的EP4CE6F17C8的FPGA,用quartusII产生DDR2 IP核,
这个IP核占用了3K的逻辑资源,以至于没有多少资源做其他功能了,
有没有什么办法可以优化这个IP占用的资源呢?

看内部代码,如果有用dis的代码,用bram代替,或者自己写一个。

IP核的资源一般是固定的,可能只能通过你的配置来较小资源的使用情况了

学习一下!

s是呀 IP资源占用相对于 自己写的代码如何

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top