system verilog 的task 入口参数ref类型，net参数如何传进去？

我看书上说ref类型的形参，不能连接net类的参数，请问有没有什么方法，可以把这个net传进去?
我本来打算用always @（*），把net参数转一下，这样在函数调用时，就得写好多always赋值语句

task automatic haha（ref logic a, ref logic [15:0] b[]）；
调用时，我是haha(u1.u2.a, {u1.u2.b1, u1.u2.b2});

不知有没有什么好方法，还望大家多多帮忙，小弟我刚学sv，不甚感激！

你的意思是传wire型参数进去吗?
既然用到ref，对象肯定是有存储功能的，而wire是没有的，当然不行。

    首先很感谢你的回复！
是啊，我知道那ref不能指向wire型，我现在是要写个task，打印模块内部信号用的，打印的内容都差不多，就是信号线有点不同；所以我想写个公用task，结果呢，打印的信号按clk在变，各模块提供给我的信号多半都是顶层的，大部分都是wire型。
如果要找到对应的存储类型，当然也可以，只是那样就不直观了，可能得找各个模块确定下。

只是打印的话用input代替ref就行了。
不过你的task每打印一次就要调用一次哦。task只在调用时把参数拷贝到task内，以后你的模块里的信号变化时，task内的参数就不会再变了。

    是啊，就是这个情况，用input，外面变化，里面看不到；如果每打印一个cycle，调用一次task，调用就太频繁了。
我现在也只能用个笨的方法，每个打印都写个task，做了很多重复性的事情，也不好维护。
再次感谢你的回复！thks！